본 발명의 일 실시예에 따른 메모리 장치는, N비트(N은 자연수)의 데이터를 각각 저장하는 복수의 제1 메모리 셀들을 갖는 제1 메모리 셀 어레이, 및 상기 제1 메모리 셀들을 제어하며 상기 제1 메모리 셀 어레이의 하부에 배치되는 제1 주변 회로를 포함하는 제1 메모리 영역, M비트(M은 N보다 큰 자연수)의 데이터를 각각 저장하는 복수의 제2 메모리 셀들을 갖는 제2 메모리 셀 어레이, 및 상기 제2 메모리 셀들을 제어하며 상기 제2 메모리 셀 어레이의 하부에 배치되는 제2 주변 회로를 포함하며, 상기 제1 메모리 영역과 하나의 반도체 칩에 포함되어 입출력 인터페이스를 공유하는 제2 메모리 영역, 및 외부 센서가 획득한 센싱 데이터를 수신하면, 상기 제1 메모리 영역에 저장된 가중치를 상기 센싱 데이터에 부여하여 연산 데이터를 생성하고, 상기 연산 데이터를 상기 가중치에 따라 상기 제1 메모리 영역 또는 상기 제2 메모리 영역에 저장하는 컨트롤러를 포함한다.
A memory device includes a first memory area including a first memory cell array having a plurality of first memory cells each for storing N-bit data according to an M-bit data access scheme, where N is a natural number, and a first peripheral circuit for controlling the first memory cells and disposed below the first memory cell array, a second memory area including a second memory cell array having a plurality of second memory cells each for storing M-bit data according to an M-bit data access scheme, where M is a natural number greater than N, and a second peripheral circuit for controlling the second memory cells and disposed below the second memory cell array, the first memory area and the second memory area are included in a single semiconductor chip and share an input and output interface, and a controller configured to generate calculation data by applying a weight stored in the first memory area to sensing data in response to receiving the sensing data obtained by an external sensor, and store the calculation data in one of the first memory area or the second memory area according to the weight.
MEMORY DEVICE MEMORY SYSTEM AND AUTONOMOUS DRIVING APPARATUS
메모리 장치, 메모리 시스템 및 자율 주행 장치
04.06.2025
Patent
Elektronische Ressource
Koreanisch
Memory device, memory system and autonomous driving apparatus
Europäisches Patentamt | 2022
|MEMORY DEVICE MEMORY SYSTEM AND AUTONOMOUS DRIVING APPARATUS
Europäisches Patentamt | 2021
|Europäisches Patentamt | 2019
|Europäisches Patentamt | 2016
|