In described examples, error correction code (ECC) hardware includes write generation (Gen) ECC logic (115b) and a check ECC block (120b) coupled to an ECC output of a memory circuit (130) with read Gen ECC logic (120b1) coupled to an XOR circuit (120b2) that outputs a syndrome signal to a syndrome decode block (120c) coupled to a single bit error correction block (120d). A first MUX (115a) receives the write data and is in series with an input to the write Gen ECC logic (115b), or a second MUX (120e) receives the read data from the memory circuit (130) in series with an input of the read Gen ECC logic (120b1). A cross-coupling connector (150, 150') couples the read data from the memory circuit (130) to a second input of the first MUX (115a), or couples the write data to a second input of the second MUX (120e). An ECC bit comparator (135) compares an output of the write Gen ECC logic (115b) to the read Gen ECC logic output (120b1).

    Dans des exemples décrits, un matériel de code de correction d'erreur (ECC) comprend une logique ECC de génération d'écriture (Gen) (115b) et un bloc ECC de contrôle (120b) couplé à une sortie ECC d'un circuit de mémoire (130) avec une logique ECC de lecture (120b 1 ) couplée à un circuit OU exclusif (120b2) qui délivre un signal de syndrome à un bloc de décodage de syndrome (120c) couplé à un bloc de correction d'erreur de bit unique (120d). Un premier MUX (115a) reçoit les données d'écriture et est en série avec une entrée de la logique ECC d'écriture (115b), ou un second MUX (120e) reçoit les données de lecture du circuit de mémoire (130) en série avec une entrée de la logique ECC de lecture (120b 1) Un connecteur de couplage croisé (150, 150') couple les données de lecture du circuit de mémoire (130) à une seconde entrée du premier MUX (115a), ou couple les données d'écriture à une seconde entrée du second MUX (120e). Un comparateur de bits ECC (135) compare une sortie de la logique ECC d'écriture (115b) à la sortie logique ECC de lecture (120b 1)


    Access

    Download


    Export, share and cite



    Title :

    ERROR CORRECTION HARDWARE WITH FAULT DETECTION


    Additional title:

    MATÉRIEL DE CORRECTION D'ERREUR AVEC DÉTECTION DE DÉFAUT


    Contributors:

    Publication date :

    2018-03-01


    Type of media :

    Patent


    Type of material :

    Electronic Resource


    Language :

    English


    Classification :

    IPC:    G06F ELECTRIC DIGITAL DATA PROCESSING , Elektrische digitale Datenverarbeitung / B60W CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION , Gemeinsame Steuerung oder Regelung von Fahrzeug-Unteraggregaten verschiedenen Typs oder verschiedener Funktion / G11C Statische Speicher , STATIC STORES



    ERROR CORRECTION HARDWARE WITH FAULT DETECTION

    JALAN SAKET / PRATHAPAN INDU / KARKISAVAL ABHISHEK GANAPATI | European Patent Office | 2021

    Free access

    REDUCED ERROR SENSOR FAULT DETECTION

    MCBRIEN GARY M / GOSSE JAMES A | European Patent Office | 2020

    Free access

    Reduced error sensor fault detection

    MCBRIEN GARY M / GOSSE JAMES A | European Patent Office | 2021

    Free access


    Detection and Correction for Measurement Error

    Lane, D. W. | SAE Technical Papers | 1965