Formale Verifikation - eine leistungsfaehige Methodik zur Verifikation von embedded systemen
Formal verification - a powerfull methodology for embedded systems verification.
Automotive electronics+systems ; 1 , 4
2002
3 pages
Automotive electronics+systems;1(2002)4 ;31-33
Article (Journal)
German
Formale Verifikation von Spezifikations-Modellen
Tema Archive | 2001
|Absicherung sicherheitskritischer Systeme - formale Verifikation
Automotive engineering | 2009
|Formale Beschreibung und Verifikation von Hardwareprotokollen
Tema Archive | 1995
|Formale Analyse und Verifikation von Statemate-Entwürfen
IuD Bahn | 2001
|Formale Verifikation einer Hardware-Implementierung des LIN-Protokoll Kontrollers
Tema Archive | 2008
|