In this paper, a quasi-floating point algorithm is presented that is implemented with a combinational logic circuit for processing data at high speed in real-time. It is an approximate algorithm for computing module of a complex datum and nonlinear mapping of data. The circuit of quasi-floating point computing consists of normalizing unit, simple combinational logic computing unit and fixed-point restoring unit. If the remaining bit number N is 8, the relative error is less than 0.01.


    Zugriff

    Zugriff prüfen

    Verfügbarkeit in meiner Bibliothek prüfen

    Bestellung bei Subito €


    Exportieren, teilen und zitieren



    Titel :

    A quasi-floating point algorithm for combinational logic


    Beteiligte:
    Xinggan Zhang (Autor:in) / Zhaoda Zhu (Autor:in)


    Erscheinungsdatum :

    01.01.1996


    Format / Umfang :

    170855 byte





    Medientyp :

    Aufsatz (Konferenz)


    Format :

    Elektronische Ressource


    Sprache :

    Englisch



    A Quasi-Float Point Algorithm for Combination Logic

    Zhang, X. / Zhu, Z. / IEEE; Dayton Section et al. | British Library Conference Proceedings | 1996


    Combinational electronic apparatus

    HSU CHAO-CHIH | Europäisches Patentamt | 2019

    Freier Zugriff

    Combinational electronic apparatus

    CHAO-CHIH HSU | Europäisches Patentamt | 2019

    Freier Zugriff

    Combinational group robot

    Europäisches Patentamt | 2016

    Freier Zugriff

    Combinational electronic apparatus

    CHAO-CHIH HSU | Europäisches Patentamt | 2019

    Freier Zugriff