In this paper, a pulse width amplitude modulation multiplication scheme, that uses a novel flipped voltage follower (FVF) based current switch is presented. Simulations performed in Hspice with the standard AMI 0.5μm CMOS process shows a system with dynamic range of ±140 mV for both input signals with a maximum gain error of 1.1%. The circuit works with VDD = 3 V and a power consumption of 2.2 mW. The multiplier has a bandwidth of 16 kHz.


    Zugriff

    Zugriff prüfen

    Verfügbarkeit in meiner Bibliothek prüfen

    Bestellung bei Subito €


    Exportieren, teilen und zitieren



    Titel :

    Pulse Width Amplitude Modulation Based CMOS Multiplier


    Beteiligte:
    Astro, R (Autor:in) / Gómez, H (Autor:in) / Salinas, J (Autor:in) / Diaz-Sanchez, A (Autor:in)


    Erscheinungsdatum :

    01.09.2010


    Format / Umfang :

    225025 byte




    Medientyp :

    Aufsatz (Konferenz)


    Format :

    Elektronische Ressource


    Sprache :

    Englisch



    Pulse-width modulation multiplier Patent

    Carlson, A. W. / Furciniti, C. A. | NTRS | 1970


    Linear Voltage Pulse-Width/Amplitude Converter

    A. Capel / A. W. Preukschat | NTIS | 1970


    Discontinuous pulse width modulation

    WANG CHANG-JIANG / DEGNER MICHAEL W / REYNOLDS WILLIAM | Europäisches Patentamt | 2016

    Freier Zugriff


    Digital Pulse-Width-Modulation Circuit

    Wenzler, Carl J. / Eichenberg, Dennis J. | NTRS | 1995