Arithmetic technique facilitates high-speed rounding of 2's complement binary data. Conventional rounding of 2's complement numbers presents problems in high-speed digital circuits. Proposed technique consists of truncating K + 1 bits then attaching bit in least significant position. Mean output error is zero, eliminating introducing voltage offset at input.


    Zugriff

    Zugriff über TIB

    Verfügbarkeit in meiner Bibliothek prüfen


    Exportieren, teilen und zitieren



    Titel :

    Rounding Technique for High-Speed Digital Signal Processing


    Beteiligte:

    Erschienen in:

    Erscheinungsdatum :

    01.08.1983



    Medientyp :

    Sonstige


    Format :

    Keine Angabe


    Sprache :

    Englisch


    Schlagwörter :



    High Speed 16 bit Digital Signal Processor

    British Library Online Contents | 1993


    ROUNDING OF DROP-STITCH ELEMENTS

    PRADE ERNSTFRIED | Europäisches Patentamt | 2021

    Freier Zugriff


    The Distribution of Rounding Error

    R. C. Adams | NTIS | 1970